طراحی مدارهای دینامیک توان پایین، مقاوم در برابر نشتی برای گیتهای عریض در تکنولوژیهای cmos مقیاس نانو

با ادامه روند کوچک شدن طول کانال ترانزیستورها در تکنولوژیهای cmos مقیاس نانو، جریان نشتی افزایش می یابد بطوریکه توان نشتی، مخصوصا در گیتهای عریض، مولفه بسیار زیادی از کل توان تلفاتی سیستم را تشکیل می دهد. از سوی دیگر افزایش جریان نشتی منجر به کاهش مصونیت در برابر نویز مخصوصا در گیتهای دینامیکی عریض (با درون دهی زیاد) می گردد. بنابراین کاهش توان نشتی و افزایش مصونیت در برابر نویز به موضوع مهمی در کاربردهای توان- پایین و عملکرد بالا مانند وسایل قابل حمل تبدیل شده است. طرحهای بسیاری جهت کاهش توان ارائه شده اند، اما کاهش توان به بهای از دست دادن سرعت و یا کاهش حاشیه نویز است. در نتیجه تکنیکهای جدیدی برای طراحی مدارهای با عملکرد مناسب و توان پایین لازم است. با توجه به اینکه گیتهای عریض در واحدهای بحرانی ریزپردازنده ها شامل رجیستر فایلها، حافظه های با آدرس پذیری محتوایی مورد استفاده در حافظه های نهان و غیره کاربرد دارند، در این رساله چند طرح مداری جهت کاهش توان و افزایش مصونیت در برابر نویز گیتهای عریض ارائه می گردد تا در ریزپردازنده های جدید مورد استفاده واقع شود. نوآوری های انجام شده در سطح مدار می باشند و با مدارهای دیگر در منطق دومینو تفاوت ساختاری دارند. در مدار پیشنهادی اول، از اختلاف بین جریان نشتی ترانزیستورهای خاموش و جریان موجود در ترانزیستورهای روشن شبکه پایین کش استفاده می شود تا جریان ترانزیستور نگهدارنده کنترل گردد و توان مصرفی تا %39 نسبت به مدار دومینو متداول کم شود. در مدار پیشنهادی دوم، ولتاژ گره دینامیکی با ولتاژ مرجع مقایسه می شود تا دو خروجی مکمل تولید گردد. با کاهش نوسان ولتاژ گره دینامیکی توان مصرفی 67% نسبت به مدار دومینو دو خطی متداول کاهش می یابد. مدار پیشنهادی سوم نیز براساس مقایسه جریان آینه شده شبکه ارزیابی با جریان نشتی آن شبکه در بدترین حالت می باشد. بدلیل کاهش ظرفیت خازنی گره متصل به ترانزیستور نگهدارنده، این مدار به نگهدارنده کوچکتری برای پیاده سازی گیتهای عریض نیاز دارد که در نتیجه آن توان مصرفی تا %51 نسبت به مدار دومینو متداول کاهش می یابد. در نهایت، دو رجیستر فایل و یک مقایسه کننده نشانه به ترتیب با استفاده از مدارهای پیشنهادی اول، سوم و دوم طراحی شدند که بدون کاهش چشمگیر سرعت، توان مصرفی را %14، %19 و %38 کم کردند. با توجه به معیار شایستگی تعریف شده که شامل توان، تاخیر، مساحت و مصونیت در برابر نویز می باشد، مدارهای پیشنهادی اول، دوم و سوم به ترتیب 56/2، 28/86 و 24/2 برابر بهبود در معیار شایستگی را نسبت به مدارهای دومینو متداول نشان می دهند.. رجیستر فایل طراحی شده با مدار پیشنهادی اول و مقایسه کننده نشانه طراحی شده با مدار پیشنهادی دوم به ترتیب 87/1 و 57/1 برابر بهبود را نسبت به طرحهای پیاده سازی شده با مدار دومینو متداول نشان می دهند. در نتیجه این طرحها، برای کاهش توان ریزپردازنده هایی که از رجیستر فایلهایی با تعداد پورت زیاد و حافظه های نهان با تعداد زیاد مقایسه کننده های نشانه استفاده می کنند، مناسب هستند.